長期以來，多芯片封裝(MCP)滿足了在越來越小的空間里加入更多性能和特性的需求。很自然地就會希望存儲器的MCP能夠擴展到包含如基帶或多媒體處理器等ASIC。但這實現(xiàn)起來會遇到困難，即高昂的開發(fā)成本以及擁有/減小成本。如何解決這些問題呢？層疊封裝(PoP)的概念逐漸被業(yè)界廣泛接受。
PoP（Packaging on Packaging）,即堆疊組裝，又稱為疊層封裝。POP采用兩個或兩個以上的BGA（球柵陣列封裝）堆疊而成的一種封裝方式。一般POP疊層封裝結(jié)構(gòu)采用了BGA焊球結(jié)構(gòu)，將高密度的數(shù)字或或混合信號邏輯器件集成在POP封裝的底部，滿足了邏輯器件多引腳的特點。PoP作為一種新型的高集成的封裝形式，主要應(yīng)用在現(xiàn)代的智能手機、數(shù)碼相機等便攜式電子產(chǎn)品中，作用非常廣泛。
MCP是在一個塑料封裝外殼內(nèi)，垂直堆疊大小不同的各類存儲器或非存儲器芯片，是一種一級單封裝的混合技術(shù)，用此方法節(jié)約小巧印刷電路板PCB空間。
SIP從架構(gòu)上來講， SiP 是將多種功能芯片，包括處理器、存儲器等功能芯片集成在一個封裝內(nèi)，從而實現(xiàn)一個基本完整的功能。SiP從終端電子產(chǎn)品角度出發(fā)，不是一味關(guān)注芯片本身的性能/功耗，而是實現(xiàn)整個終端電子產(chǎn)品的輕薄短小、多功能、低功耗，在行動裝臵與穿戴裝臵等輕巧型產(chǎn)品興起后， SiP需求日益顯現(xiàn)。
SoC的基本概念是在同一片裸片上集成更多的器件，以達到減少體積、增強性能和降低成本的目的。但在項目生命周期非常短、成本要求非?？量痰囊苿与娫捠袌觯琒oC解決方案有很大的局限性。從存儲器配置的角度看，不同類型的存儲器需要大量邏輯，掌握不同的設(shè)計規(guī)則和技術(shù)是非常大的挑戰(zhàn)，會影響開發(fā)時間和應(yīng)用所要求的靈活性。
SOC和SIP
SoC 與 SIP 是極為相似，兩者均將一個包含邏輯組件、內(nèi)存組件，甚至包含被動組件的系統(tǒng)，整合在一個單位中。 SoC 是從設(shè)計的角度出發(fā)，是將系統(tǒng)所需的組件高度集成到一塊芯片上。 SiP 是從封裝的立場出發(fā)，對不同芯片進行并排或疊加的封裝方式，將多個具有不同功能的有源電子元件與可選無源器件，以及諸如 MEMS 或者光學器件等其他器件優(yōu)先組裝到一起，實現(xiàn)一定功能的單個標準封裝件。
從集成度而言，一般情況下， SoC 只集成 AP 之類的邏輯系統(tǒng)，而 SiP 集成了AP+mobileDDR，某種程度上說 SIP=SoC+DDR，隨著將來集成度越來越高， emmc也很有可能會集成到 SiP 中。從封裝發(fā)展的角度來看，因電子產(chǎn)品在體積、處理速度或電性特性各方面的需求考量下， SoC 曾經(jīng)被確立為未來電子產(chǎn)品設(shè)計的關(guān)鍵與發(fā)展方向。但隨著近年來 SoC生產(chǎn)成本越來越高，頻頻遭遇技術(shù)障礙，造成 SoC 的發(fā)展面臨瓶頸，進而使 SiP 的發(fā)展越來越被業(yè)界重視。
從MCP到PoP的發(fā)展道路
在單個封裝內(nèi)整合了多個Flash NOR、NAND和RAM的Combo(Flash+RAM)存儲器產(chǎn)品被廣泛用于移動電話應(yīng)用。這些單封裝解決方案包括多芯片封裝(MCP)、系統(tǒng)級封裝(SiP)和多芯片模塊(MCM)。
在體積越來越小的移動電話中提供更多功能的需求是MCP發(fā)展的主要驅(qū)動力，然而，開發(fā)既能增強性能又要保持小型尺寸的解決方案面臨著艱巨的挑戰(zhàn)。不僅尺寸是個問題，性能也存在問題，如當要與移動電話中的基帶芯片組或多媒體協(xié)處理器配合工作時，要使用具有SDRAM接口和DDR接口的MCP存儲器。
PoP堆疊封裝是一種以較高集成度實現(xiàn)微型化的良好方式，在堆疊封裝中，封裝外封裝(PoP)對封裝行業(yè)越來越重要，特別是手機方面的應(yīng)用，因為這種技術(shù)可堆疊高密度的邏輯單元。
POP封裝的優(yōu)點：
1、存儲器件和邏輯器件可以單獨地進行測試或替換，保障了良品率；
2、雙層POP封裝節(jié)省了基板面積, 更大的縱向空間允許更多層的封裝；
3、可以沿PCB的縱向?qū)ram,DdramSram,Flash,和 微處理器進行混合裝聯(lián)；
4、對于不同廠家的芯片, 提供了設(shè)計靈活性,可以簡單地混合裝聯(lián)在一起以滿足客戶的需求，降低了設(shè)計的復(fù)雜性和成本；
5、目前該技術(shù)可以取得在垂直方向進行層芯片外部疊加裝聯(lián)；
6、頂?shù)讓悠骷B層組裝的電器連接，實現(xiàn)了更快的數(shù)據(jù)傳輸速率，可以應(yīng)對邏輯器件和存儲器件之間的高速互聯(lián)