在邏輯電路和存儲器集成領域，封裝體疊層（PoP）已經成為業界的首選，主要用于制造高端便攜式設備和智能手機使用的先進移動通訊平臺。對于小而薄PoP解決方案的需求將會繼續，預計PoP將會在目前市場份額的基礎上在其他低成本手機和其他消費設備中得以應用。像應用處理器或基帶/應用存儲器組合這樣的核心部件，主要的生產企業都已經或計劃使用PoP解決方案。為滿足這些需求，正在開發使用更小PoP互連節距的更薄PoP解決方案。

在邏輯電路和存儲器集成領域，封裝體疊層（PoP）已經成為業界的首選，主要用于制造高端便攜式設備和智能手機使用的先進移動通訊平臺。移動便攜市場在經歷2009年的衰退之后，已經顯示反彈跡象，進入平穩增長階段，相比而言，智能手機的增長比其它手機市場更快，占據的市場份額正不斷增加。

與此同時，PoP技術也在移動互聯網設備、便攜式媒體播放器等領域找到了應用。這些應用帶來了對PoP技術的巨大需求，而PoP也支持了便攜式設備對復雜性和功能性的需求，成為該領域的發動機。像應用處理器或基帶/應用存儲器組合這樣的核心部件，其主要的生產企業都已經或計劃使用PoP解決方案（圖1）。

1 PoP技術演化

對于底層PoP封裝來說，引線鍵合正迅速被倒轉焊技術所取代。對更小封裝尺寸的要求，推動著焊球節距的不斷縮小，目前在底層PoP中，0.4mm的焊球節距已經非常普遍。與此同時，頂層封裝的DRAM芯片，以及包含閃存的DRAM芯片，都有更高速度和帶寬的要求，這對應著頂層封裝需要具有數目更多的焊球。由于同時要求更大焊球數目和更小封裝尺寸，因而降低頂層封裝的焊球節距非常必要。在過去0.65mm的節距就足夠了，而現在需要使用0.5mm的節距，而0.4mm的節距也即將上馬被采用。

封裝間焊球節距的縮小帶來很多問題。首先，更小的焊球節距要求更小的焊球尺寸，而且頂層封裝與底層封裝的間隙高度在回流之后也會更小。當然，這影響底層封裝之上允許的器件最大高度。目前，在這一方面所作的努力大部分都是向倒裝芯片和更密封裝間互連轉變，以滿足對更小封裝尺寸和疊層高度的要求（圖2）。

退一步來說，盡管包含邏輯處理器的底層封裝體正明顯地從引線鍵合向倒裝芯片技術轉變，但引線鍵合技術并未就此退出歷史舞臺，依然還是頂層存儲器件封裝的標準互連方法。而且，引線鍵合技術依然具有成本優勢，特別是在使用銅線的情況下。底層封裝在集成疊層器件時還需要使用這一技術，此外，引線鍵合對于一些底層封裝來說依然還是一個必需的要素。

引線鍵合連接的底層封裝使用頂部中央模塑開口（TCMG）的模塑技術完成包封，以保證底層封裝體邊緣沒有環氧模塑混合物（EMC），從而頂面邊緣的焊盤得以暴露用于實現與頂層封裝體的互連。模塑封帽的厚度必須可以覆蓋整個片芯以及片芯表面的連線。如果頂層封裝的焊球節距從0.65mm縮小到0.5mm，在所要求的0.22mm的模塑封帽高度限制下，實現引線鍵合器件的塑封將會很具挑戰性。芯片邊緣處引線鍵合所要求的鍵合殼層或區域，同樣也會成為限制封裝尺寸降低的障礙。盡管像疊層芯片或面向中端移動市場的應用，可能會繼續使用引線鍵合TCMG型底層封裝，但大部分的未來應用將會轉向使用倒裝芯片技術以進一步縮小封裝尺寸、降低頂層封裝焊球節距，并提高封裝的密度和性能。

2 采用倒裝芯片的底層封裝

在底層封裝中使用倒裝芯片技術，對應的開發及引入方式可以分為兩類，分別是裸片型和模塑型。裸片型倒裝芯片底層封裝在本質上類似于薄而小的倒裝芯片BGA。目前最“稱意”的PoP尺寸不要超過14×14mm，最好是12×12mm，而且封裝間焊球節距為0.5mm。裸片型封裝已得到充分開發，并用于大批量生產。為了實現這種應用，倒裝芯片器件的組裝高度必須大約為0.18mm。這可以通過將倒裝芯片器件厚度減薄到0.10mm來實現，這在目前的加工能力下沒有任何問題的。

一個主要的問題是如何在回流過程中控制封裝體翹曲變形的程度。在表面貼裝（SMT）過程中，首先將底層封裝放置在PCB板絲網印刷的焊膏之上，接著頂層封裝沾取助焊劑并放置在底層封裝上，之后兩個封裝在回流爐中同時實現與PCB（還包括PCB上組裝的其他所有組件）的回流。目前量產的所有PoP都使用無鉛焊球，回流最高溫度可以達到260oC，而且在爐子中沒有氮氣保護。對應SMT工藝需要具有足夠高的魯棒能，以保證非常低的每百萬單位缺陷數目（DPM），提高成品率水平，因而需要嚴格控制回流操作中PoP的翹曲變形程度，以獲得最高的成品率。

對于0.5mm的封裝焊球節距，希望回流過程中所有封裝的翹曲變形不超過0.06mm。這一目標可以通過選擇合適的襯底厚度和內核基板材料來實現，特別是對于12×12 mm的芯片來說更是如此。而對于14×14mm的芯片，這變得比較困難，但可以通過使用低熱膨脹系數（CTE）的襯底內核材料來實現。襯底材料供應商已經開始相應動作，為滿足這些要求推出低CTE疊層襯底材料。

3 大尺寸解決方案

頂層封裝體采用0.5mm焊球節距，其尺寸逐漸超過12×12mm，而且頂層焊球節距正逐步縮小到0.4mm（圖3），在這樣的趨勢下，模塑型底層PoP逐漸得以應用。模塑型底層PoP也可以實現芯片疊層，包括將引線鍵合器件疊層在倒裝芯片上等情況。模塑型底層PoP以陣列的形式進行模塑處理，并類似傳統小節距球柵陣列（FBGA）封裝被切割分離，對應EMC能夠擴展到封裝邊緣，有助于控制封裝的翹曲變形程度。

一個顯而易見的問題是如何暴露出頂層邊緣的焊盤，這樣才能通過焊球與頂層封裝的互連。目前開發了兩種方法實現這一目標，分別是機械切割和激光燒蝕。使用機械切割的方式，去除模塑之前，底層封裝上表面邊緣焊球上覆蓋的EMC材料。這樣封裝邊緣的EMC厚度會被降低，達到使焊球暴露以滿足頂層封裝回流的要求。必須嚴格控制邊緣位置處EMC材料的高度或厚度，因為這會影響焊球的暴露直徑、暴露焊料量以及回流后與頂層封裝的焊料融合質量。這種類型的底層PoP已經被開發出來，但還沒有廣泛應用于生產。

使用激光燒蝕暴露封裝上表面邊緣焊球方法，在底層PoP中正獲得越來越多的關注。激光燒蝕或激光鉆孔已經在封裝襯底制造中獲得了廣泛應用，而目前這一技術又被用于在底層封裝上制作EMC通孔。

使用激光燒蝕暴露封裝上表面邊緣焊球方法，在底層PoP中正獲得越來越多的關注。激光燒蝕或激光鉆孔已經在封裝襯底制造中獲得了廣泛應用，而目前這一技術又被用于在底層封裝上制作EMC通孔。

對于0.4mm的封裝互連焊球節距，翹曲變形必須控制在0.05mm以下。激光孔模塑技術與低CTE襯底配合的方案已在開發階段。可以考慮使用裸片倒裝芯片底層PoP，但為了適應0.4mm封裝接口節距所需的更小封裝間距，倒裝芯片器件將會需要被減薄到約0.06mm，這樣對應的組裝高度約為0.13mm。對于這么薄的裸片倒裝芯片器件，如何操作和測試都將是棘手的問題。然而，裸片倒裝芯片PoP對應著最低的組裝成本。0.4mm PoP接口節距的關注熱點在于選擇激光通孔的類型。一般認為，通過開發和使用倒裝芯片模塑底部填充（MUF）以及其他低成本倒裝芯片方法，可以降低這種封裝的總體成本。

4 未來的PoP

對于小而薄PoP解決方案的需求將會繼續，預計PoP將會在目前市場份額的基礎上在其他低成本手機和其他消費設備中得以應用。為滿足這些需求，正在開發使用更小PoP互連節距的更薄PoP解決方案（圖4）。使用與硅器件本身性質更加匹配的材料以降低翹曲變形，這種更薄的高密度襯底技術也在評估過程中。甚至使用包含穿透硅通孔（TSV）的硅基襯底方案以實現超薄PoP疊層也在考慮范圍內。TSV可以實現高密度薄型存儲器疊層，在不遠的將會有可能會在頂層PoP存儲器疊層中得以使用。目前已經開發出扇入型PoP技術，實現高密度小節距封裝間互連（已經可以實現0.4mm的頂層封裝節距）。

下一代三維扇出型圓片級封裝（FOWLP）技術，也就是被廣泛稱作嵌入性圓片級BGA（eELB）的封裝技術，可以實現超薄PoP模塊，正受到越來越多的關注。這種eWLB封裝，在封裝的雙面使用再布線層，并使用通孔穿透封裝邊緣處塑料扇出區域，可以實現約0.25mm的封裝體厚度，在封裝體內可以并排放置多個芯片，而且可以實現節距小于0.4mm的高密度封裝接口，從而可以允許小于0.15mm的封裝間隙。使用這種技術，可以實現高度低于1.0mm、尺寸小于12×12 mm的封裝體積。